## **VOLTAGE COMPARATOR**

Patent Number:

JP5010988

Publication date:

1993-01-19

Inventor(s):

ISHIKAWA HITOSHI

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent:

Application Number: JP19910162545 19910703

Priority Number(s):

IPC Classification:

G01R19/165

EC Classification:

Equivalents:

### **Abstract**

PURPOSE:To obtain a voltage comparator with simple circuit constitution and capable of stable functioning even in a high speed operation.

CONSTITUTION: By providing a differential amplifier circuit 2A at the first step to accept input voltage with a transistor Q1 and a multicollector transistor Q2A and connecting the second collector of the transistor Q2A to the base of the transistor Q1, a comparator is constituted so that hysteresis take place at the moment of comparison between the standard voltage Vret and an input voltage Vin. The circuit is constituted with a small number of elements and does not generate chattering and the like in the output even in a high speed operation and the function is stable.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-10988

(43)公開日 平成5年(1993)1月19日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 1 R 19/165

B 9016-2G

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-162545

(22)出願日

平成3年(1991)7月3日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目 2番 3号

(72)発明者 石川 仁

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会

社北伊丹製作所内

(74)代理人 弁理士 曾我 道照 (外6名)


## (54)【発明の名称】 電圧比較器

### (57) 【要約】

【目的】 回路構成が簡単で、高速でも安定した動作が可能な電圧比較器を得る。

【構成】 入力電圧を受ける初段の差動増幅回路 2 A にトランジスタ $Q_1$ とマルチコレクタのトランジスタ $Q_{2A}$ を設け、トランジスタ $Q_{2A}$ の第 2 のコレクタをトランジスタ $Q_1$  のベースに接続し、基準電圧 $V_{ref}$  と入力電圧 $V_{1X}$ の比較を行なった瞬間に、ヒステリシスがかかるように構成する。

【効果】 従来よりも少ない素子数で構成でき、高速で 10 動作させても出力にチャタリング等が発生せず、安定し た動作となる。



【特許請求の範囲】

【請求項1】 ヒステリシス機能を有し、入力電圧と基 準電圧を比較する差動増幅回路と、

この差動増幅回路の出力信号を伝達する信号伝達手段と を備えたことを特徴とする電圧比較器。

【発明の詳細な説明】

[000i]

【産業上の利用分野】この発明は、電圧比較器に関し、 特に、入力段の差動増幅回路に、ヒステリシス機能を持 たせた電圧比較器に関するものである。

[0002]

【従来の技術】図2は従来のヒステリシス特性を持つ電 圧比較器を示す回路図である。図において、1は入力電 圧V<sub>IN</sub>が印加される入力端子、2は差動増幅回路、3は 信号伝達回路及びレベルシフト回路、 4 はヒステリシス 回路、5は電源電圧V<sub>cc</sub>が印加される電源端子、6は出 力端子である。 Q<sub>1</sub>. Q<sub>2</sub>は差動増幅回路 2 を構成するト ランジスタである。トランジスタQ<sub>1</sub>のベースは抵抗R<sub>1</sub> を介して基準電源 $V_{rel}$ に接続され、そのコレクタは 抵抗Rタを介して電源端子5に接続され、そのエミッタ は定電流源I、を介して接地される。トランジスタQ、 のペースは入力端子1に接続され、そのコレクタは抵抗 R<sub>3</sub>を介して電源端子5に接続され、そのエミッタはト ランジスタ $Q_1$  のエミッタに接続される。 $Q_3 \sim Q_6$ は信 号伝達回路及びレベルシフト回路3の信号伝達部を構成 するトランジスタ、Q<sub>7</sub>~Q<sub>10</sub> は信号伝達回路及びレベ ルシフト回路3のレベルシフト部を構成すめトランジス タである。トランジスタ $Q_3$  のベースはトランジスタQ<sub>1</sub>のコレクタに接続され、トランジスタQ<sub>3</sub>のコレクタ は電源端子5に接続され、そのエミッタは抵抗R4及び 30 定電流源 $I_2$  を介して接地される。トランジスタ $Q_4$ の ペースはトランジスタQ,のコレクタに接続され、トラ ンジスタQ4のコレクタは電源端子5に接続され、その エミッタは抵抗R<sub>5</sub>を介して抵抗R<sub>4</sub>と定電流源I<sub>7</sub>の 接続点に接続される。トランジスタQ<sub>5</sub>のペースはトラ ンジスタQ<sub>3</sub>のエミッタに接続され、トランジスタQ<sub>5</sub> のコレクタは抵抗R。を介して電源端子5に接続され、 そのエミッタは定電流源 $I_3$ を介して接地される。トラ ンジスタ $Q_6$  のペースはトランジスタ $Q_4$  のエミッタに

 $V_{EQ4} = V_{CC} - I_1 \times R_3 - V_{BEQ4}$ 「【0005】トランジスタQ<sub>3</sub>のエミッタ電圧V<sub>E03</sub>

は、そのベース・エミッタ間電圧を $V_{BEQ3}$ とすると、

 $V_{EQ3} = V_{CC} - V_{BEQ3}$ 

【0007】となるため、トランジスタ $Q_{\overline{s}}$ のベース電 圧 $V_{805}$ とトランジスタ $Q_6$ のペース電圧 $V_{806}$ を比較 すると、 $V_{BQ5} > V_{BQ4}$  より、トランジスタ $Q_5$  がO N、トランジスタQ $_6$ がOFFとなる。この結果、抵抗 R<sub>6</sub>にはI<sub>3</sub>×R<sub>6</sub>なる電圧が発生し、同様に抵抗R<sub>7</sub>

 $V_{EQ7} = V_{CC} - I_3 \times R_6 - V_{BEQ7}$ 

接続され、トランジスタQ。のコレクタは抵抗R、を介 して電源端子5に接続され、そのエミッタはトランジス タQ。のエミッタに接続される。トランジスタQ,のペ ースはトランジスタQ<sub>5</sub>のコレクタに接続され、トラン ジスタQ1 のコレクタは電源端子 5 に接続され、そのエ ミッダは抵抗Rgを介してトランジスタQgのコレクタ に接続される。トランジスタQ。のペースはトランジス タQ<sub>6</sub>のコレクタに接続され、トランジスタQ<sub>8</sub>のコレ クタは電源端子5に接続され、そのエミッタは抵抗R<sub>a</sub> を介してトランジスタQ10 のコレクタに接続される。 トランジスタQ。のコレクタは自己のベースに接続さ れ、そのエミッタは接地される。トランジスタ $Q_{10}$ のペ ースはトランジスタQ。のペースと相互接続され、トラ ンジスタQ<sub>10</sub>のエミッタは接地される。Q<sub>11</sub>は出カトラ ンジスタであって、そのペースはトランジスタQ10のコ レクタに接続され、そのコレクタは出力端子6に接続さ れ、そのエミッタは接地される。Q1,~Q15はヒステリ シス回路4を構成するトランジスタである。トランジス タQ<sub>12</sub>のペースは抵抗R<sub>10</sub>を介してトランジスタQ<sub>8</sub>の ベースに接続され、トランジスタQ」のエミッタは電源 端子5に接続され、そのコレクタは抵抗R╷を介してト ランジスタQ<sub>13</sub>のペースに接続される。トランジスタQ <sub>13</sub>のコレクタはトランジスタQ<sub>14</sub>のベースに接続され、 トランジスタQ<sub>13</sub>のエミッタは接地される。トランジス タQ<sub>14</sub>のペースはトランジスタQ<sub>15</sub>のペースと相互接続 され、トランジスタQ」。のコレクタは自己のペースに接 統されると共に定電流源 I4 を介して電源端子 5 に接続 され、そのエミッタは接地される。トランジスタ $Q_{15}$ の エミッタは接地され、そのコレクタはトランジスタQ。 のペースに接続される.

【0003】次に動作について説明する。入力端子1に 印加される入力電圧V<sub>IN</sub>と基準電圧V<sub>ref</sub> がV<sub>IN</sub>>V  $_{ref}$  の時、トランジスタ $Q_2$  がON、トランジスタ $Q_1$ がOFFとなり、抵抗R,にはI╷×R,なる電圧VR3 が発生し、同様に抵抗R<sub>2</sub>の電圧は $V_{R2}=0$ となる。ト ランジスタ $Q_4$ のエミッタ電圧 $V_{E04}$ は、そのペース・ エミッタ間電圧をV<sub>BE04</sub>とすると、

[0004]

(1)[0006]

(3)

の電圧は $V_{R7}$ =0となる。ここで、トランジスタ $Q_7$ の エミッタ電圧VFOTは、そのベース・エミッタ間電圧を V<sub>BEO7</sub>とすると、

[0008]

【0009】となり、トランジスタQ $_8$ のエミッタ電圧  $_{50}$  V $_{508}$ は、そのペース・エミッタ間電圧をV $_{8508}$ とする

3 -

٤.

 $V_{EQ8} = V_{CC} - V_{BEQ8}$ 

【0011】となり、 $V_{EQ7} < V_{EQ8}$  より、抵抗  $R_8$  と  $R_9$  に 夫々かかる電圧  $V_{R8}$  と  $V_{R9}$  を比較すると、 $V_{R8}$   $< V_{R9}$  になるため、トランジスタ  $Q_7$  と  $Q_8$  の 夫々  $X_8$  こッタを流れる電流  $X_8$  になる。トランジスタ  $X_8$  と  $X_8$  と  $X_8$  の  $X_8$  に  $X_8$  の  $X_8$  に  $X_8$  の  $X_8$  の  $X_8$  に  $X_8$  に

 $V_{BQI} = V_{ref} - I_4 \times R_1$ 

【0013】となっている。入力電圧 $V_{IN}$ が低下して、 $V_{IN}$  <  $V_{BQI}$  になると、トランジスタ $Q_1$  がON、トランジスタ $Q_2$  がOFFと逆転するため、前述の動作がすべて逆転し、出力端子6の出力レベルは「H」になる。同様にトランジスタ $Q_{12}$ がON、トランジスタ $Q_{13}$ 

$$V_{BQi}' = V_{ref}$$

【0015】となる。上記(5)式と(6)式により、  $I_4 \times R_1$  なる差電圧が発生し、この電圧がヒステリシス電圧  $V_{HYS}$  となる。

[0016]

【発明が解決しようとする課題】従来のヒステリシス特性を持つ電圧比較器は以上のように構成されているので、回路を構成する素子数が多く、かつ入力電圧と基準電圧がクロスしてからヒステリシス回路が動作するまでに、内部回路の遅延により、入力電圧に対して出力電圧の遅れが発生し、このため、高速動作時、出力電圧が変動する。いわゆるチャタリングが発生したり、或いは入力電圧と基準電圧がクロスした正確な時間がわからないなどの欠点があった。

【0017】この発明は上記のような問題点を解決するためになされたもので、少ない素子数で回路を構成できるとともに、高速動作でも安定した動作が可能な電圧比較器を得ることを目的とする。

[0018]

【課題を解決するための手段】この発明に係る電圧比較 器は、ヒステリシス機能を有し、入力電圧と基準電圧を 比較する差動均幅回路と、この差動均幅回路の出力信号 を伝達する信号伝達手段とを備えたものである。

[0019]

【作用】この発明においては、入力段の差動増幅回路の 40 一部でヒステリシスが発生するため、非常に高速に応答するができ、また、少ない素子数で回路を構成できる。 【0020】

【実施例】

実施例1.以下、この発明の一実施例を図について説明する。図1はこの発明の一実施例を示す回路図であり、図2と対応する部分には同一符号を付し、その説明を省略する。本実施例の回路が図2の回路と相違する点は、入力段にヒステリシス機能を有する差動増幅回路2Aを設け、図2で用いられていたヒステリシス回路4を不要

[0010]

(4)

ルは「L」となる。更に、 $V_{R7}=0$ より、トランジスタ $Q_{12}$ はOFF、トランジスタ $Q_{13}$ はOFFとなり、トランジスタ $Q_{14}$ と $Q_{15}$ がカレント・ミラー回路を構成しているため、トランジスタ $Q_{15}$ のコレクタ電流は $I_{CQ15}=I_4$ となり、トランジスタ $Q_1$ のベース電圧 $V_{BQ1}$ (基準電圧L)は、

[0012]

(5)

がONとなり、電流  $I_4$  が供給されないため、トランジスタQ $_{15}$ のコレクタ電流は  $I_{CQ15}=0$  となり、トランジスタQ $_1$  のベース電圧 $_{VBQ1}$  (基準電圧H) は、

[0014]

(6)

にしたことである。差動増幅回路2AはマルチコレクタのトランジスタQ<sub>2</sub>を有し、その第1のコレクタは上述の如く接続し、第2のコレクタをトランジスタQ<sub>1</sub>のベースに接続する。その他の構成は差動増幅回路2と同様である。

【0021】次に動作について説明する。入力端子 1 に印加される入力電圧  $V_{IN}$ と基準電圧  $V_{rel}$  が  $V_{IN}$  >  $V_{rel}$  の時、トランジスタ  $Q_{2A}$  が  $Q_{1A}$  か  $Q_{2A}$  か Q

 $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$  トランジスタ $Q_5$  のベース電圧 $V_{BQ5}$  とトランジスタ $Q_6$  のベース電圧 $V_{BQ6}$ を比較すると、 $V_{BQ5}$  ン $V_{BQ4}$  より、トランジスタ $Q_5$  がON、トランジスタ $Q_6$  がOFFとなる。

【0023】この結果、抵抗 $R_6$ には  $I_3 \times R_6$  なる電圧が発生し、同様に抵抗 $R_7$  の電圧は  $V_{g7}$  = 0 となる。ここで、トランジスタ  $Q_7$  のエミッタ電圧  $V_{EQ7}$  と、トランジスタ  $Q_8$  のエミッタ電圧  $V_{EQ8}$  は、夫々上記(3)式、(4)式の如くなる。

【0024】  $V_{EQT} < V_{EQ8}$  より、抵抗  $R_8$  と  $R_9$  に 夫々かかる 電圧  $V_{R8}$  と  $V_{R9}$  を比較すると、  $V_{R8} < V_{R9}$  になるため、トランジスタ  $Q_7$  と  $Q_8$  の夫々エミッタを流れる 電流  $I_5$ .  $I_6$  は  $I_5$  く  $I_6$  となる。トランジスタ  $Q_9$  と  $Q_{10}$ はカレント・ミラー回路を 構成するため、 電流  $I_6$  の一部 はトランジスタ  $Q_{11}$  のベース に流れ、トランジスタ  $Q_{11}$  が O N D 、 出力 端子 G の出力 D ベルは G になる

【0025】更に、トランジスタ $Q_{2A}$ がQNのため、トランジスタ $Q_{2A}$ の第2のコレクタは、 $I_1$ の電流の一部を流し、トランジスタ $Q_{2A}$ の2つのコレクタ比を1とすると、 $I_{1/2}$ ,なる電流により、抵抗 $R_1$ には $I_{1/2}$ 、×  $R_2$ 

5

<sub>I</sub> なる電圧が発生し、トランジスタQ<sub>I</sub> のベース電圧 (基準電圧L) V<sub>ROI</sub> は、

$$V_{BQI} = V_{ref} - I_{I} / 2 \times R_{I}$$
 (7)

[0027]となる.

【0028】入力電圧 $V_{1N}$ が低下して、 $V_{1N}$  <  $V_{8Q1}$  になると、トランジスタ $Q_1$  がON、トランジスタ $Q_{2A}$  がOFFと逆転するため、前述の動作がすべて逆転し、出力端子6の出力レベルは「H」となる。同様に、トランジスタ $Q_{2A}$ がOFFにより、抵抗 $R_1$  に流れる電流が0になり、トランジスタ $Q_1$  のベース電圧(基準電圧H)  $V_{801}$  ' は、上記(6)式の如くなる。

【0029】上記(7)式と(6)式により、トランジスタ $Q_1$ のペースに与えられる基準電圧の差は、  $I_{1/2}$  ×  $R_1$  なり、この電圧がヒステリシス電圧  $V_{\rm BYS}$  となる。

【0030】実施例2. なお、上記実施例では、トランジスタとしてNPNトランジスタを用いたが、トランジスタをすべて逆導電型のものにした構成でも良い。

[0031]

[0026]

【発明の効果】以上のように、この発明によれば、ヒステリシス機能を有し、入力電圧と基準電圧を比較する差動増幅回路と、この差動増幅回路の出力信号を伝達する信号伝達手段とを備えたので、回路構成を簡単にできると共に、入力電圧が基準電圧とクロスし、初段のトランジスタが反転した瞬間にヒステリシスがかかるため、高速でも出力にチャタリング等が発生せず、安定した動作が得られるという効果を奏する。

### ・【図面の簡単な説明】

【図1】この発明による電圧比較器の一実施例を示す回路図である。


【図2】従来の電圧比較器を示す回路図である。

【符号の説明】

#### 2 A 差動增幅回路

3 信号伝達回路及びレベルシフト回路

【図1】



2A: 差動增福回路

3: 信号伝達回路及女しベルシフト回路

[図2]

